PATENT ABSTRACTS OF JAPAN

(11) Publication number:

09-181711

(43) Date of publication of application: 11.07.1997

(51) Int. CI.

H04L 7/033 H03L 7/06 H04L 25/40

(22) Date of filing:

(21) Application number: 07-338747 26 12 1995


(71) Applicant : NEC CORP (72) Inventor: ASAHI KOJI

(54) CLOCK PULSE PHASE CONTROL CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide the clock pulse phase control circuit controlling a data signal and a clock pulse so as to have a proper phase relation at all times by absorbing a phase fluctuation or the like due to an ambient temperature change of the circuit and a power supply fluctuation or the like without employing an expensive component and a complicated temperature compensation circuit.

SOLUTION: The clock signal phase control circuit has a means that detects a phase difference between a frame pulse given to a frame pulse input terminal 4 and a clock pulse given to a clock pulse input terminal 7 and controls a phase of the clock pulse depending on the phase difference. The means controlling the phase of the clock pulse includes a flip-flop 5, a delay circuit 8, a buffer 9, flip-flop circuits 11, 12, a low pass filter 13 and an operational amplifier 14.



LEGAL STATUS

[Date of request for examination]

26.12.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2967713

[Date of registration]

20.08.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2000 Japan Patent Office

(12) 公開特許公報(A)

(11)特許出願公開番号 特開平9-181711

(43)公開日 平成9年(1997)7月11日

(51) Int.Cl.¢		識別記号	庁内整理番号	F 1		技術表示箇所
H04L	7/033			H04L	7/02	В
H03L	7/06		9199-5K		25/40	С
H04L	25/40			1103L	7/06	J


	審査酬求 有				
特願平7-338747	(71)出顧人 000004237 日本電気株式会社				
平成7年(1995)12月26日	東京都港区芝五丁目7番1号				
	(72)発明者 朝日 光司 東京都港区芝五丁目7番1号 日本電気株 式会社内				
	(74)代理人 井理士 後輩 祥介 (外2名)				

(54) 【発明の名称】 クロックパルス位相制御回路

(57)【要約】

【課題】 高価な部品や複雑な温度補償回路を用いるこ となく、回路の周囲温度変化、電源変動等による位相変 動等を吸収し、データ信号とクロックパルスを常に最適 な位相関係なるよう制御できるクロックパルス位相制御 回路を提供する。

【解決手段】 フレームバルス入力端子4に入力される フレームバルスとクロックバルス入力端子7に入力され るクロックパルスとの間の位相差を検出し、この位相差 に応じてクロックパルスの位相を制御する手段を有して いる。クロックパルスの位相を制御する手段は、フリッ プフロップ5と、遅延回路8と、バッファ9と、フリッ プフロップ11および12と、低域通過フィルタ13 と、演算増幅器14とを含んでいる。



【特許請求の範囲】

【請求項1】 データ信号、フレーム識別パルス信号、 およびクロックパルスを入力し、データ信号およびフレ ームパルスをリタイミングするインタフェース回路にお いて、フレームパルスとクロックパルスとの間の位相差 を検出し、この位相差に応じてクロックパルスの位相を 制御する手段を有することを特徴とするクロックパルス 位相制制即係

【請求項2】 前記クロックバルスの位相を制御する手 段は、入力されたクロックパルスの位相を制御電圧に応 じて変化させる遅延回路と、遅延したクロックパルスを 入力し、互いに位相が180度異なる正相および逆相2 種類のクロックパルスを生成し、正相クロックをデータ 信号およびフレームパルスをリタイミングするためのク ロックとして使用する一方、逆相クロックを入力フレー ムパルスのみをリタイミングするためのクロックとして 使用する手段と、逆相クロックでリタイミングされたフ レームパルスを、正相クロックでリタイミングされたフ レームパルスによって再度リタイミングする手段と、再 度リタイミングされたフレームパルスの波形の高周波成 分を取り除く低域通過フィルタと、前記低域通過フィル 夕の出力が一定となるように前記遅延回路の制御入力に 負帰還をかける手段とを含む請求項1に記載のクロック パルス位相制御回路.

【請求項3】 正相クロックによってフレームバルスを リタイミングする第1のフリップフロップと、透相クロ ックによって入力プレームバルスのみをリタイミングす る第2のフリップフロップと、 前記第2のフリップフロ ップによってリタイミングされたフレームバルスを前記 第1のフリップフロップによってリタイミングされたフ レームパルスによって再度リタイミングする第3のフリ ップフロップとを有する請求項2に記載のクロックバレ ス位相制節回り

【発明の詳細な説明】

[0001]

【発明の概する技術分野】本発明は、ディジタル信号処理装置に適用されるインタフェース回路に関し、特に、デタの信号とクロックバルス信号との間の位相制御を行うクロックバルス位相制御回路に関する。

[0002]

【従来の技術】従来のクロックバルス位相制期間路の一般で列名に示す。図4を参照すると、このクロックバルス位相制期間路は、データ信号入力端子51-1~51-nと、フリップフロップ(以後、一部を除いて下/下と記す)52-1~52-nと、データ信号出力端子53-1~53-nと、フレーバルス(以後、一部を除いてFPと記す)入力端子52-2・FPと力端子56と、クロックバルス入力端子57と、遅延回路58と、バッファ59とを有している。

【0003】データ信号入力端子51-nに入力された

n本のデータ信号は、ド/ド52 - nのデータスカ増子 に入力される。ド/ド52 - nでは、入力されたデータ 信号から、それぞれ同じ位相のクロックパルスによって リタイミングし、微別所圧されたn本のデータ信号をデータ信号をデータ信号を勝つる。 ドアスカ増下53 nに由力する。また関性、ド ドスカ増下54に入力されたドPも、ド/ド55におい で前述のド/ド52 ー nと同じ位相のクロックパルスに よりリタイミングされ、ドP出力増子56に出力され る。クロックパルス入力増子57に入力されたクロック パルスは、同様サーブルや分布定数型の遅延線等で構成 される遅延回路58を経て、バッファラ50により、条ド /ド52 - nおよび55に対して同位相のクロックパルスを供給する。

【0004】従来技術において、各F/Fに入力される データ信号およびFPとクロックパルスとの間の位相 は、遅延回路58の遅延量を最初に設定し、最適位相に 調整されるものである。

[0005]

【発明が解除しようとする問題】前途した使来例は、ク ロックパルスの位相を最初に設定し、その後はこの設定 値で動作するため、回路の周囲温度変化、電震変動等に よる位相変動は、全てFノFの入力位相マージンで吸収 しなければならなかった。このため、各回路の位相変動 を可及が明えるたかは、高値を結晶や複数な温度補値回 路を必要とする場合があった。しかし、このような方法 を用いても、あくまで開ループ制制であるので、位相変 動を音金化即であるとはであない。

【0006】本発明の課題は、高価を結晶や複雑な温度 補値回路を用いることなく、回路の周囲温度変化、電源 安勢等による位用変勢を受象以し、データ信号とクロッ クパルスを常に最適な位相関係なるよう制御できるクロ ックパルス位相制御回路を提供することである。 【0002】

【課題を解決するための手段】本発明によれば、データ 信号、フレーム識別パルス信号、およびクロックパルス を入力し、データ信号およびケレームパルスをリタイミ ングするインクフェース回路において、フレームパルス とクロックパルスの個の位相差を検出し、この位相奏 に応じてクロックパルスの位相を制御する手段を有する ことを特徴とするクロックパルス位相制側回路が得られ る。

【0008】本発明によればまた、前記クロックバルスの位相を制御軍な手段は、入力されたクロックバルスの位相を制御軍正に応じて変化させる遅延回路と、災延したクロックバルスを入力し、互いに位相が180度数なる正相および選相2種類のクロックバルスを生成し、正相クロックをデータ信号およびフレームバルスをリタイミングするためのクロックとして使用する一方、遅相クロックを入力フレームバルスのみをリタイミングするためのクロックとして使用する手段と、逆組つロックでリめのクロックとして使用する手段と、逆組つロックでリ

タイミングされたフレームパルスを、正相クロックでリ タイミングされたフレームパルスによって再度リタイミ ングする手段と 再度リタイミングされたフレームパル スの波形の高周波成分を取り除く低域通過フィルタと、 前記低域通過フィルタの出力が一定となるように前記遅 延回路の制御入力に負帰還をかける手段とを含む前記ク ロックパルス位相制御回路が得られる。さらに、正相ク ロックによってフレームバルスをリタイミングする第1 のフリップフロップと、逆相クロックによって入力フレ ームパルスのみをリタイミングする第2のフリップフロ ップと、前記第2のフリップフロップによってリタイミ ングされたフレームパルスを前記第1のフリップフロッ プによってリタイミングされたフレームパルスによって 再度リタイミングする第3のフリップフロップとを有す るクロックパルス位相制御回路が得られる。

[0009] 【発明の実施の形態】以下、図面を参照して、本発明に

よるクロックパルス位相制御回路を詳細に説明する。 【0010】図1は、本発明の実施の一形態によるクロ ックパルス位相制御回路を示す図である。図2(a)~ (g)は、本クロックパルス位相制御回路における各部 の波形例を示す図であり、(a)はデータ信号、(b) はフレームパルス、(c)、(d)は後述するCLK CLK2、(e)~(g)は後述する3つのフリッ プフロップそれぞれの出力を示す。図3は、本クロック パルス位相制御回路の特性例を示す図である。

【0011】図1において、本クロックバルス位相制御 回路は、データ信号入力端子1-1~1~nと、フリッ プフロップ (F/F) 2 ·1~2-nと、データ信号出 力端子3-1~3~nと、フレームパルス (FP) 入力 端子4と、F/F5と、FP出力端子6と、クロックパ ルス入力端子7と、遅延回路8と、バッファ9と、F/ F11および12と、低域涌過フィルタ(LPF)13 と、演算増幅器14と、基準電圧15とを有している。 【0012】図1~図3を参昭して、データ信号入力端 子1-nに入力されたn本のデータ信号は、F/F52 -nのデータ入力端子に入力される。データ入力1-n およびFPは、F/F2-nおよび5においてリタイミ ングされ、データ信号出力端子3 - nおよびFP出力端 子6へ出力される。

【0013】F/F2-nおよびFPをリタイミングす るクロックは、クロックバルス入力端子7より入力され たクロックを、遅延回路8およびバッファ9を介して供 給されるものであり、これをCLK1とする。また、こ のCLK1に対して位相が180度異なるクロックバル スが同じくバッファ 9から出力されており、これをCL K2とする。

【0014】F/F11では、F/F5に入力されるF Pと同じFPをCLK2によってリタイミングする(図 2 (e))。F/F11の出力は、F/F12におい

て、F/FSの出カFPにより再度リタイミングされ る。ここで、F/F5とF/F11の動作に注目する と この2つのF/Fは同じFPを入力していると共 に、それぞれ位相関係が180度異なったクロックバル スCLK1およびCLK2を基にリタイミングしてい る、このため、F/Fラが位相最適点で動作している場 合、F/F11は位相最悪点で動作し、逆にF/F5が 位相最適点で動作している場合、F/F11では位相最 悪点で動作することになる。

【0015】図2は、ド/ドラが位相最適点で動作して いる場合を示すが、F/F11では、位相最悪点で動作 しており、出力波形は、図2(e)のように、1クロッ ク分不定となる箇所が発生する。この1クロック分の不 定箇所をF/F5の出力FPで引き延ばし、F/F12 の出力には図2(g)のような波形が現れる。F/F1 1が位相最悪状態であるときは、このF/F12の出力 は Hレベルとしレベルがほぼ等しく出現するため、し PF13の出力電圧は、図3のようになる。そして、L PF13の出力が最適占になるように、演算増幅器14 および基準電圧15を介して遅延回路8に負帰還をかけ 8.

[0016]

【発明の効果】本発明によるクロックパルス位相制御回 路は、フレームパルスとクロックパルスとの間の位相差 を検出し、この位相差に応じてクロックパルスの位相を 制御する手段を有しているため、データ信号とクロック パルスが常に最適な位相関係となるように制御され、温 度変動、電源電圧変動、経年変動等による、データ、ク ロックの位相変動が吸収され、最適な位相関係が保たれ 3.

【図面の簡単な説明】

【図1】木発明の実施の一形態によるクロックパルス位 相制御同路を示す図である。

【図2】(a)~(g)は、図1に示すクロックパルス 位相制御回路における各部の波形例を示す図である。 【図3】図1に示すクロックバルス位相制御回路におけ

【図4】従来例によるクロックパルス位相制御回路を示 す図である。

る特性例である。 【符号の説明】

1-1~1-n データ信号入力端子

2-1~2-n フリップフロップ (F/F)

3-1~3 n データ信号出力端子 フレームパルス(FP)入力端子 4

5 F/F


6 FP出力端子

7 クロックパルス入力端子

海延回路

バッファ

11, 12 F/F



PATENT ABSTRACTS OF JAPAN

(11)Publication 09-181711 number

(43)Date of 11 07 1997

nublication of application :

(51)Int.CI.

H04L 7/033

H03L 7/06

H04L 25/40

(21)Application 07-338747

(71)Applicant: NEC CORP

number : (22)Date of

(72)Inventor: ASAHI KOJI

filing:

(54) CLOCK PULSE PHASE CONTROL CIRCUIT

26.12.1995

(57)Abstract

PROBLEM TO BE SOLVED: To provide the clock pulse phase control circuit controlling a data signal and a clock pulse so as to have a proper phase relation at all times by absorbing a phase fluctuation or the like due to an ambient temperature change of the circuit and a power supply fluctuation or the like without employing an expensive component and a complicated temperature compensation circuit. SOLUTION: The clock signal phase control circuit has a means that detects a phase difference between a frame pulse given to a frame pulse input terminal 4 and a clock pulse given to a clock pulse input terminal 7 and controls a phase of the clock pulse depending on the phase difference. The means controlling the phase of the clock pulse includes a flip-flop 5, a delay circuit 8, a buffer 9, flip-flop circuits 11, 12, a low pass filter 13 and an operational amplifier 14.

LEGAL STATUS

[Date of request for examination]

26 12 1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration1

[Date of final disposal for application]

[Patent number] [Date of registration]

2967713 20.08.1999

[Number of appeal against examiner's decision of

[Date of requesting appeal against examiner's

decision of rejection] [Date of extinction of right]

Copyright (C): 1998,2000 Japan Patent Office

* NOTICES *

Japan Patent Office is not responsible for any

damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely. 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

[Detailed Description of the Invention]

[0001]

The technical field to which invention belongs] this invention relates to the clock pulse phase control circuit which performs phase control between a data signal and a clock pulse signal especially about the interface circuitry applied to digital-signal-processing equipment.

[0002]

[Description of the Prior Art] An example of the conventional clock pulse phase control circuit is shown in drawing 4. When drawing 4 is referred to, this clock pulse phase control circuit The data signal input terminal 51-1 - 51-n, and a flip-flop (except for a part, it is henceforth described as F/F) 52-1. F32-n, It has the data signal output terminal 53-1 - 53-n, the frame pulse (except for part, it is henceforth described as FFP) input terminal 54, F/F55, the FP output terminal 56, the clock pulse input terminal 57, the delay circuit 58, and the buffer 59.

[0003] in data signals inputted into data signal input terminal 51-n are inputted into the data input terminal of F/F52-n. In F/F52-n, retiming is carried out by the clock pulse of the respectively same phase from the inputted data signal, and in data signals by which discernment reproduction was carried out are outputted to data signal output terminal 53-n. Moreover, similarly, in F/F55, retiming also of the FP inputted into the FP inputted into the FP inputted out by the clock pulse of the same phase as the above-mentioned F25-n, and it is outputted to the FP output terminal 56. The clock pulse inputted into the clock pulse in phase to F/each F52-n and 55 with a buffer 59 through the delay circuit 58 which consists of a coaxial cable, the distributed constant type delay line, etc.

[0004] In the conventional technology, the phase between a data signal, and FP and the clock pulse which are inputted into each F/F sets up the amount of delay of a delay circuit 58 first, and is adjusted to the optimal phase

[0005]

Problem(s) to be Solved by the Invention] Since the conventional example mentioned above set up the phase of a clock pulse first and after that operated with this set point, all phase change by ambient-temperature change of a circuit, the source effect, etc. had to absorb by the input phase margin of F/F. For this reason, in order to suppress phase change of each circuit as much as possible, there was a case where expensive parts and a complicated temperature-compensation circuit were needed. However, even if it uses such a method, since it is an open loop control to the last, phase change cannot be oppressed

[0006] the phase change [without using expensive parts and a complicated temperature-compensation circuit for the technical problem of this invention] by ambient-temperature change of a circuit, the source effect, etc. — absorbing -- a data signal and a clock pulse -- the always optimal phase -- a relation -- it needs -- it is offering a controllable clock pulse phase control circuit 100071

[Means for Solving the Problem] According to this invention, a data signal, a frame discernment pulse signal, and a clock pulse are inputted, the phase contrast between a frame pulse and a clock pulse is detected in the interface circuitry which carries out retiming of a data signal and the frame pulse, and the clock pulse phase control circuit characterized by having a means to control the phase of a clock pulse according to this phase contrast is obtained.

[0008] A means to control the phase of the aforementioned clock pulse again according to this invention The delay circuit to which the phase of the inputted clock pulse is changed according to a control voltage, Input the delayed clock pulse and the clock pulse which is the non-inverter and two kinds of antiphases from which a phase differs 180 degrees mutually is generated. A means to use an antiphase clock as a clock for carrying out retiming only of the input frame pulse while using a non-inverter clock as a clock for carrying out retiming of a data signal and the frame pulse. The means which carries out retiming of the frame pulse by which retiming was carried out with the antiphase clock again by the frame pulse by which retiming was carried out with the non-inverter clock. The aforementioned clock pulse phase control circuit including the low pass filter which removes the high frequency component of the wave of the frame pulse by which retiming was carried out again, and the means which applies negative feedback to the control input of the aforementioned delay circuit so that the output of the aforementioned low pass filter may become fixed is obtained. Furthermore, the clock pulse phase control circuit which has the 1st flip-flop which carries out retiming of the frame pulse with a non-inverter clock, the 2nd flip-flop which carries out retiming only of the input frame pulse with an antiphase clock, and the 3rd flip-flop which carries out retiming of the frame pulse by which retiming was carried out with the 2nd flip-flop of the above again by the frame pulse by which retining was carried out with the 1st flip-flop of the above is obtained. [0009] [Embodiments of the Invention] Hereafter, with reference to a drawing, the clock pulse phase control circuit by this invention is explained in detail.

[0010] <u>Drawing 1</u> is drawing showing the clock pulse phase control circuit by one gestalt of operation of this invention. -(g) is drawing showing the example of a wave of each part in this clock pulse phase control circuit, and CLK1 and CLK2 to which a data signal mentions (a) later and a frame pulse, (c), and (d) mention (b) later, and <u>cirawing 2</u> (a) (e) - (g) show the output of each of three flip-flops mentioned later. <u>Drawing 3</u> is drawing showing the example of a property of this clock pulse phase control circuit [0011]. In drawing 1 this clock pulse phase control circuit The data signal input terminal 1-1 - 1-n, and a flip-flop (F-F) - 2-2. The data signal output terminal 3-1 - 3-n, and the frame pulse (FP) input terminal 4, it has F/F5, the FP output terminal 6, the clock pulse input terminal 7, a delay circuit 8, a buffer 9, F/F 11 and 12, a low pass filter (LPF) 13, an operational amplifier 14, and reference voltage 15. [0012] With reference to <u>drawing 1</u> - drawing 3, n data signal input terminal 1-n

[U012] With reference to grawing.3, n data signals inputted into data signal input terminal 1-n are inputted into the data input 1-n and the FP is carried out, and they are outputted to data signal output terminal 3-n and the FP output terminal 6. [0013] The clock inputted from the clock pulse input terminal 7 is supplied to the clock which carries out retiming of F/F 2-n and the FP through a delay circuit 8 and a buffer 9, and it sets this to CLK1. Moreover, to this CLK1, similarly the clock pulse from which a phase differs 180 degrees is outputted from the buffer 9, and sets this to CLK2.

[0014] In F/F-11, retiming of the same FP as FP inputted into F/F5 is carried out by CLK2 (<u>drawing 2</u> (e)). In F/F12, retiming of the output of F/F11 is again carried out by the output FP of F/F5. Here, if operation of F/F5 and F/F11 is observed, while these two F/F has inputted the same FP, the phase relation is carrying out retiming of it based on clock pulses CLK1 and CLK2 different 180 degrees, respectively. For this reason, when F/F11 operates at the phase worst point when F/F5 is operating with the phase optimum point, and F/F5 is operating with the phase optimum point conversely, at F/F11, it will operate at the phase worst point.

[0015] Although <u>drawing 2</u> shows the case where F/F5 is operating with the phase optimum point, in F/F11, it is operating at the phase worst point and the part which becomes unfixed by one clock generates an output wave like <u>drawing 2</u> (e). The unfixed part for this one clock is extended with the output FP of F/F5, and a wave like <u>drawing 2</u> (g) appears in the output of F/F12. When F/F11 is in the phase worst state, since H level and L level are almost equal and the output of His F/F12 appears, the output voltage of LPF13 becomes like <u>drawing 3</u>. And negative feedback is applied to a delay circuit 8 through an operational amplifier 14 and reference voltage 15 so that the output of LPF13 may become the optimum point. [0016] [Effect of the Invention] The clock pulse phase control circuit by this invention detects the phase contrast between a frame pulse and a clock pulse, since it has a means to control the phase of a clock pulse according to this phase contrast, it is controlled so that a data signal and a clock pulse serve as always optimal phase relation, and phase change of the data based on temperature change, line voltage variation, sevular change, etc. and a clock is absorbed, and the ootling loase relation is maintained.

CLAIMS

[Claim(s)]

[Claim 1] The clock pulse phase control circuit characterized by having a means to input a data signal, a frame discernment pulse signal, and a clock pulse, to detect the phase contrast between a frame pulse and a clock pulse in the interface circuitry which carries out retiming of a data signal and the frame pulse, and to control the phase of a clock pulse according to this phase contrast.

[Claim 2] The clock pulse phase control circuit according to claim 1 characterized by providing the following. A means to control the phase of the aforementioned clock pulse is a delay circuit to which the phase of the inputted clock pulse is changed according to a control voltage. A means to use an antiphase clock as a clock for carrying out retirning only of the input frame pulse while inputting the delayed clock pulse, generating the clock pulse which is the non-inverter and two kinds of antiphases from which a phase differs 180 degrees mutually and using a non-inverter clock as a clock for carrying out retirning of a data signal and the frame pulse. The means which carries out retirning of the frame pulse by which retirning was carried out with the antiphase clock again by the frame pulse by which retirning was carried out with the mini-inverter clock. The means which applies negative feedback to the control input of the aforementioned delay circuit so that the output of the low pass filter which removes the high frequency component of the wave of the frame pulse by which retirning was carried out again, and the aforementioned low pass filter may become fixed.

[Claim 3] The clock pulse phase control circuit according to claim 2 which has the 1st flip-flop which carries out retiming of the frame pulse with a non-inverter clock, the 2nd flip-flop which carries out retiming of the input frame pulse with an antiphase clock, and the 3rd flip-flop which carries out retiming of the frame pulse by which retiming was carried out with the 2nd flip-flop of the above again by the frame pulse by which retiming was carried out with the 1st flip-flop of the above.

[Translation done.]